(

⑩日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A) 昭62-118390

@Int_Cl.4

1

識別記号

庁内整理番号

匈公開 昭和62年(1987)5月29日

G 09 G 3/20 27/12 H 01 L

29/78

17/687

D - 7436 - 5C7514-5F 8422-5F

z - 7190 - 5J

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称

H 03 K

薄膜トランジスタの駆動方法

願 昭60-258903 ②特

願 昭60(1985)11月19日 22出

Ш 明者 小 ⑦発

人

仁 久 幸

門真市大字門真1006番地 門真市大字門真1006番地

松下電器產業株式会社内 松下電器產業株式会社内

明 者 79発 明 者 ⑦発

村 野 呵 部 治 惇

門真市大字門真1006番地 門真市大字門真1006番地

松下電器產業株式会社内 松下電器產業株式会社内 松下電器產業株式会社内

者 ②発 明 者 明

顖

79発

①出

謙 太 郎 瀕恒 江

門真市大字門真1006番地 之 宏

松下電器産業株式会社

門真市大字門真1006番地

弁理士 中尾 敏男 邳代 理 人

外1名

細 恕

1、発明の名称

薄膜トランジスタの駆動方法

2、特許請求の範囲

(1) ソースおよびドレイン電極を具備した半導体 層と絶縁層を介して接するゲート電極とからなる 薄膜トランジスタのゲート端子に、入力信号電圧 とは異なる第2の電圧をスイッチング素子を介し て印加して所定の期間、前記絶縁層と半導体層と の界面を空乏状態に保持することを特徴とする薄 膜トランジスタの駆動方法。

(2) 第2の電圧を前記薄膜トランジスタのソース 端子およびドレイン端子のいずれの電圧よりも低 電圧に設定することを特徴とする特許請求の範囲 第1項記載の薄膜トランジスタの駆動方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、薄膜トランジスタ(TFT)を用い た信号のスイッチや転送回路において、TFTを 長期間安定に動作するための駆動方法に関する。

従来の技術

半導体薄膜の一方の面上に形成した絶縁体層を 介して前記半導体薄膜に電圧を印加することによ り前記半導体薄膜の電気伝導度を変調する薄膜ト ランジスタは、製造プロセスが容易なこと、大面 積化が可能なことなどの理由により液晶やエレク トロルミネセンス素子を用いた表示装置の駆動素 子として近年、その研究開発が促進されている。 とのようた薄膜トランジスタにおいて、最も重要 な点は、素子特性の変動がなく長時間にわたって 安定に動作することである。薄膜トランジスタの 構成の1例を第2図に示す。ガラス等の絶縁性基 板1上に数ミクロンから数1000ミクロンの所 定の幅と長さとを有するクロム、金、アルミニウ ム等の金銭からなるゲート電極2が設けられてお り、この電極をおおって厚さ数1000ÅでSiO2, Si_3N_4 , $A\ell_2O_3$ などからなる絶縁物層 3 が設けら れており、上記ゲート電極2上の絶縁物層3表面 にCdS,CdSe や Si 等の半導体層 4 が設けられ、 との半導体層 4 に接して数ミクロンから数10ミ

クロンの所定の間隔を有するソース電極5および ドレイン電極もが設けられている。第3図にこの 薄膜トランジスタの駆動方法の1例をインバータ 回路を用いて説明する。薄膜トランジスタTFT1 のソース端子Sとドレイン端子Dとの間には負荷 抵抗 R_L を介してドレイン電圧 V_D が、またSとゲ -ト端子Gとの間には信号電圧 V_G が印加される。 通常よく用いられる,1~3Vの閾値電圧VTを 有するnチャンネルエンハンスメントモードの薄 膜トランジスタを例にとると、Sを接地電位とし T_{D,V_G} は正電位に設定される。第4図に1例 としてパルス幅 tsec,パルス繰返し時間 Tsec, 電圧振幅 O V \sim 1 O V の V_G に対する、D \in R_L との間の電圧 V_{OUT} の出力被形を示す。R_{off}, Ron を各々TFT1のオフ抵抗(VG=OV), オン抵抗($V_{G}=10V$)としたとき、 $V_{1}=R_{off}V_{D}/$ $(R_{off} + R_L)$, $V_2 = R_{on}V_D / (R_{on} + R_L)$ τ ある。

発明が解決しようとする問題点 薄膜トランジスタは、その半導体層や絶縁体層

ができる。これにより信号電圧の印加で半導体, 絶縁層,およびその界面に捕獲されていたキャリ アをトラップレベルから解放することができ、薄 膜トランジスタの電気特性の初期値からの変動を 極めて少なくすることができる。

寒 施 例

以下、本発明の実施例を図面を用いて説明する。 第1図は本発明による薄膜トランジスタの駆動 方法をインパータ回路に応用した1例を示す膜いる。第3図に示した従来回路に付加して薄膜 V_G ともに例えば第2の薄膜トランジスタエFT2 とかかして第2の電圧 V_C を印加する。エFT2のゲートには、 V_C を印加のみエFT1のゲート端子にの時間のみエFT1のゲート端子に印加してのでので必要なクロック電圧のがよるのに必要なクロック電圧の増加している。1例としてエFT1のゲート端子に印加として下下1のでは、 V_C を明加される。すなわち V_G が低いべん(例えばの V_C の時間(エー V_C をおったが V_C の時間(エー V_C でのけいているにして V_C であったが V_C の時間(エー V_C であったが V_C の時間(エー V_C であったが V_C の時間(エー V_C であったが V_C の時間(エー V_C であったが V_C であったが V_C であったが V_C で V_C で を真空蒸着法,CVD法やスパッタリング法で形成するが、その膜質は多結晶もしくはアモルファないのない。膜中,膜界面には多くの欠陥,粒界などからなるキャリアのトラップレベルを含む。そのため、エンハンスメントモード薄膜トランシスタに同一極性を有するゲート電圧を長時間印加しチャンネルを形成しているとキャリア(電子または正孔)がしだいにトラップレベルを満たし、SーD間の電流,ドレイン電流ID,を減少させるという問題がある。

問題点を解決するための手段

本発明は上記問題点を解決するため、薄膜トランジスタのゲート端子に信号電圧とは異なる第2の電圧を印加する素子を付加し、所定の時間薄膜トランジスタのゲートとソースとの間に空乏層を形成すべき電圧を印加する。

作用

本発明の駆動方法によれば、薄膜トランジスタ に第2のゲート電圧を所定時間印加することによ り半導体と絶縁層との界面を空乏状態にすること

更に本発明の異なる実施例として第7図に示すようなシフトレジスタがある。CK1, CK2により V_1 から V_n まで信号を転送した後、CK3のクロックによりトランジスタ Q_7 をオン状態とし、薄膜トランジスタ Q_4 のゲート端子に電位 V_C を供給する。第7図のA, B およびC 点での信号は、第8図に示したように変化する。第8図よりわかるようにC 点は一定時間、所定の電位 V_C に設定される。 V_C は V_O よりも低電位であるので、

Q4のゲート端子は、一定時間(t')ソース,ドレイン端子よりも低電位となり半導体と絶縁層との界面は空乏状態になり、トラップレベルに捕獲されていた電子を解放し、TFTのトランジスタ特性を初期の状態に復帰できる。

電圧を示す図、第 6 図,第 6 図は本発明の薄膜トランジスタに印加されるゲート電圧と出力電圧を示す図、第 7 図は本発明の薄膜トランジスタの駆動方法をシフトレジスタに応用した1 実施例を示す回路図、第 8 図はシストレジスタに応用した本発明の薄膜トランジスタの駆動方法におけるタイミングチャート、第 9 図は薄膜トランジスタの駆動方法のちがいによるドレイン電流の経時変化を示す特性図である。

TFT1 ……薄膜トランジスタ、 V_G ……ゲート電圧、 ϕ_C ……第2の電圧。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

した従来例により得られるパルスをそれぞれゲート電極に印加した場合の実験結果である。ソース・ドレイン間の電圧はどちらも20 V 一定とした。これからわかるように、ゲート電極に、ソース・電位に対して、逆極性のパルスを印加すれば、ドレイン電流はほとんど変化しないことがわかる。


発明の効果

以上の説明から明らかなように、本発明の薄膜トランジスタの駆動方法に依れば、ゲート絶縁層・ 半導体層およびそれらの界面に捕獲されるキャリ アの数を減少させることができるため、薄膜トラ ンジスタの電気特性 や長期安定性を大幅に改善す ることができ、各種トランジスタ回路に広く利用 できるものである。


4、図面の簡単な説明


第1図は本発明の薄膜トランジスタの駆動方法 を示すための回路図、第2図は薄膜トランジスタ の断面構造図、第3図は従来の薄膜トランジスタ の駆動方法を示すための回路図、第4図は従来の 薄膜トランジスタに印加されるゲート電圧と出力

TFT1 --- 薄膜トランジスタ V4 --- ゲート 電圧 pc --- 第2の 電圧




第 2 図






第 4 図




Vout (#)

第 5 図



第 6 図



第 7 図

